VLSI設計與佈局

使學生具備數位或類比VLSI晶片(含設計環境與硬體技術)佈局的基本能力。

本學程著重在積體電路的實體層設計與實現，因此佈局的課程佔了較大比重，關於SoC或者矽智財相關課程可以從「數位IC雛型設計與應用學程」中學得，並且可以將該學程中的設計實例拿來本學程中進行實體層佈局以付諸實現與量測。大三積體電路製程和超大型積體電路設計相輔相成，讓學生在沒有製程設備之下，了解底層設計和製程的關係。「超大型積體電路設計」中除了讓學生了解超大型積體電路設計與製造流程以及設計方法、實例之外，並讓學生了解實體上積體電路的規劃例如Floorplanning以及各種不同積體電路實體層設計的風格，過程中並以基本邏輯閘來學會基本佈局技巧與工具。大三下「半導體物理」和「全客戶式積體電路佈局實習」分別為「積體電路製程」與「超大型積體電路設計」的延伸。對於半導體物理來說，目的在將上學期所學的製程技術更加以理論化的闡述，包含元件物理、奈米元件等，對於想要從事研究深造的學生是很好的開始。而「全客戶式積體電路佈局實習」則是對於大三上所學超大型積體電路設計方法以實體層的方式來進行實作，以驗證上學期所學，主要以較大型數位電路為主，包含標準CMOS四則運算電路(例如乘法器佈局)以及較特殊之高速低功率數位邏輯電路(例如：動態邏輯電路與記憶體佈局)。到了大四則進行類比佈局的學習，因此「類比積體電路佈局」從基本電流鏡、被動元件、運算放大電路、DAC/ADC、以及高頻電路等佈局皆是重點。大四下「Cell-based 積體電路設計」仍以實體層佈局設計為重點，讓學生可以從以往學過的觀念中，將超大型的數位積體電路付諸佈局，其中包含大型研究專題數位晶片之佈局，其中並介紹積體電路如何矽智財化成為Soft IP與Hard IP，以及介紹在SoC中的介面與匯流排架構等。

核心課程一：積體電路製程(Integrated Circuits Fabrication Process)

教學目標：讓學生了解積體電路的實體層設計如何透過磊晶、擴散、離子佈植、蝕刻等過程完成製造，並了解各種機台的功能。

1. 讓學生了解積體電路中半導體元件中之物理特性以及原理。

單元主題	內容網要	教學參考節數	備註
一、近代物理發展史	1. 古典物理不能解決的問題 2. 狹義相對論	3
二、雙象性	1. 光性質的爭論 2. 普朗克方程式 3. 德布洛依方程式	3
三、薛丁格方程式	1. 薛丁格方程式的由來及物理意義 2. 運算子 3. 測不準原理	6
四、氫原子模型	1. 氫原子的能量和波函數 2. 能階及軌域的觀念 3. Pauli 不相容 4. Zemann效應 5. Stark效應	6
五、分佈	1. Maxwell-Botzman分佈 2. Fermi-Dirac 分佈 3. Boss-Einstein分佈	6
六、半導體材料	1. 電子材料和光電材料	3
七、固體之電子能階	1. 能階 2. 能帶 3. 價電帶 4. 導電帶 5. 能階密度 6. 純載子濃度 7. mass-action law 8. 直接和間接半導體 9. 有效質量	6
八、固體之雜質與結構缺陷	1. 施體 2. 受體 3. 缺陷 4. 電子及電洞濃度 5. 簡併現象	3
九、載子傳輸現象	1. 漂移 2. 擴散 3. 載子注入 4. 產生與復合過程 5. 連續方程式 6. 高場效應	6
十、吸收和放射	1. 光之吸收 2. 光之放射 3. PL光譜 4. spontaneous 放射及stimulus 放射 5. 聲子概念	6

核心課程三：超大型積體電路設計(Very Large Scale Integrated Circuits Design)

核心課程四：全客戶式積體電路佈局實習(Full-Custom Integrated Circuits Layout Practice)

先修科目或先備能力：數位IC雛型製作、超大型積體電路設計

核心課程五：類比積體電路佈局(Layout Mask Design of Analog Integrated Circuits)

先修科目或先備能力：超大型積體電路設計、全客戶式積體電路佈局實習

核心課程六：Cell-based 積體電路設計(Cell-based Integrated Circuits Design)

先修科目或先備能力：數位IC雛型製作、訊號處理與控制IP設計、超大型積體電路設計、全客戶式積體電路佈局實習

單元主題	內容網要	教學參考節數	備註
一、磊晶	1. 化學氣相磊晶 2. 液相磊晶 3. 分子束磊晶 4. MOMBE磊晶	6
二、氧化層和薄膜成長	1. Thermal Oxidation 2. Dielectric Deposition 3. Polysilicon Deposition 4. Metallization	6
三、擴散和離子佈植	1. 基本的擴散理論 2. 雜質擴散 3. 擴散相關的過程 4. 佈植離子的距離和分佈	9
四、光罩製作與曝光、蝕刻	1. Optical Lithography 2. 電子束、X射線、離子束Lithography 3. 光阻液 4. 化學溶液蝕刻 5. 乾蝕刻：RIE蝕刻	6
五、馬達	1. Mechanical pump 2. Absorption pump 3. Diffusion pump 4. Ion pump 5. Turbo pump	6
六、設計和製造流程		6

單元主題	內容網要	教學參考節數	備註
一、VLSI Design and Implementation Concepts	積體電路設計流程複習MOS電晶體原理 I-V特性	3
二、Basic CMOS Logics and layout	標準CMOS邏輯電路以及光罩設計	6
三、Layout tools	1. Cadence佈局工具: Layout Editor, Schematic Editor, DRC, LVS, PEX, Post-layout simulation HSPICE 2. 基本邏輯閘佈局	12	隋堂練習
四、Advanced MOS Logic Circuits	循序邏輯電路、動態邏輯電路、高速低功耗電路、緩衝器等	12
五、Memory Circuits	記憶體電路、感應放大電路、運算放大電路	6
六、High-Level Synthesis	EDA轉換Netlist	3
七、Cell Placement	全客戶式Cell擺放	3
八、Floorplann與VLSI實體層相關設計觀念	自動佈局工具Apollo或SE等介紹	1

單元主題	技能項目	相關知識	教學參考節數	備註
一、Cadence佈局工具複習	1. 設計軟體工具操作環境與運用 2. 熟悉DRC、LVS、PEX 3. HSPICE	1. 基本CMOS邏輯閘電路設計與模擬	12
二、組合邏輯	數碼轉換、編碼器、解碼器、多工器(MUX)、解多工器(DEMUX)、比較器、三狀態緩衝器、加法器、減法器、數學邏輯運算器(ALU)、組合邏輯乘法器等佈局	1. full-custom cell placement	9
三、序向邏輯	Latch電路、主僕式RS正反器、主僕式JK正反器、邊緣觸發正反器、非同步序向邏輯、同步序向邏輯、n-模計數器、除頻器、暫存器、移位暫存器、串入串出暫存器(SISO)、串入並出暫存器(SIPO)、並入串出暫存器(PISO)、有限狀態機	1. 佈局與時脈延遲 2. 寄生效應	9
四、進階數位電路佈局	1. 動態四位元加法器、各種動態電路、新型電流模式邏輯電路 2. 記憶體: 動態、靜態、ROM、FLASH	動態電路、高速電路、速度、功耗、面積之間的關係	9
五、積體電路下線流程與量測	1. CIC教育性以及前瞻性晶片規定	錯誤(fault)分析、測試信號產生器、可測試電路設計(DFT)、內嵌測試器(BIST)	9	擇優CIC 下線

單元主題	內容網要	教學參考節數	備註
MOS元件複習		1
CMOS基本放大器	基本放大器結構與功能：共源級放大器、共汲級放大器、共閘級放大器、基本放大器模擬與分析	12
運算放大器	l 運算放大器原理：輸出阻抗、增益、低頻頻率響應、回授、推動能力、線性度、穩定度與相位邊限補償、穩定時間、靜態電流功率消耗、偏壓電路 l 基本電流鏡佈局 l 被動元件佈局 l 基本差動對以及佈局 l Two-Stage OP 佈局	12
資料轉換器	l 基本ADC/DAC介紹 l ADC/DAC佈局	12
高頻類比電路	l 高頻頻率響應 l 雜訊分析 l Ring VCO原理與佈局 l Charge-Pump 原理與佈局 l Loop-Filter原理與佈局 l 完整PLL佈局 l 其他高頻類比與混頻電路	12

單元主題	內容網要	教學參考節數	備註
高階合成	l Synopsys高階合成工具 l 高階合成之原理與意義 l RTL Code 與 Netlist l 最佳化原理 l 4x4 乘法器合成	6
自動佈局工具	l Cell-based 4x4乘法器自動佈局 l Full-Custom 4x4乘法器自動佈局比較 l 自動佈局工具	12
混頻電路佈局	l 數位佈局中之類比電路之加入成為混頻電路 l 數位電路之干擾 l 隔離技巧	6
矽智財	l IP化流程 l IP與SoC l Soft IP Deliverables l Hardware IP Deliverables	12
晶片系統SoC與嵌入式軟體	l SoC匯流排 l Silicon IP介面 l 嵌入式記憶體 l 嵌入式軟體與SoC	12